Рассмотрим типичную схему, в которой выход первого элемента (DD1) соединён через нагрузочный резистор Rн с питающим напряжением (обычно 5 В), а также на этот же узел подаётся вход второго элемента (DD2). Когда DD1 должен выдавать логический ноль, его выходной каскад (с характеристикой I0вых = 16 мА) должен, вместе с входными токами DD2 (I0вх = 1,6 мА в худшем случае), гарантировать, что напряжение на узле не превысит допустимое для нуля U0 (заданное как 0,4 В).
Обозначим:
Vcc = 5 В,
U0 – напряжение “0” на выходе (не более 0,4 В),
I0вых – максимальный ток, который DD1 может гарантированно с...