Условие:
Почему в схеме линейного понижающего стабилизатора напряжения с применением транзистора и стабилитрона (входное напряжение 5 В, выходное напряжение 3,3 В) низкий КПД - 34%?

Почему в схеме линейного понижающего стабилизатора напряжения с применением транзистора и стабилитрона (входное напряжение 5 В, выходное напряжение 3,3 В) низкий КПД - 34%?

Внутри — полный разбор, аргументация, алгоритм решения, частые ошибки и как отвечать на каверзные вопросы препода, если спросит
Попробуй решить по шагам
Попробуй один шаг и продолжи в режиме обучения или посмотри готовое решение